集成电路设计技术基础—物理验证

物理验证( Physical Verification) 指判定版图是否满足工艺制造规范、电气规范以及是否与电路图一致的验证过程，包括设计规则检查、电气规则检查和版图电路图一致性检查。物理验证实例如图5-13所示。

设计规则检查( Design Rule Check, DRC)检查版图是否满足工艺设计规则。工艺设计规则规定了版图中不同图形的几何大小以及彼此的间距，以适应掩模精度要求，避免制造过程中的加工风险。检查内容包括图形之间的最小间距、图形的最小尺寸要求、过孔大小及间距、多晶硅与金属的最低密度等。DRC检查还包括天线效应检查( Antenna Check, ANT), 避免金属刻蚀过程中，游离电荷在栅氧化层上形成聚集效应并损伤栅氧。

电气规则检查(Electric Rule Check, ERC)检查版图是否满足电气规则。ERC工具搜索版图寻找电源、地，以及各输入输出端口和内部电路的连接关系，检查并输出电源和地之间短路、输出端口短路、输入/输出端口悬空、晶体管端口悬空等异常情况。设计人员可根据ERC工具输出的坐标定位上述异常并予以修正。

版图电路图致性检查( Layout Versus Schematie, LVS) 检查版图和电路图的匹配性。首先，LVS工具按规则抽取版图对应的晶体管网表。然后，将晶体管网表与电路图描述的网表比较。从输入和输出端开始，基于启发式算法先每次搜索电路的一层连接关系，再搜索得出与之相关的最少回潮路径;若检测到匹配则标识匹配的器件和节点，反之则停止当前路径搜索。最后，将匹配结果以列表和图形表示出来，并报告不一致的位置和器件。

随着集成电路规模以摩尔定律增长，全芯片的版图多边形高达数亿个，同时纳米级工艺导致其设计规则数量迅速增长，当前先进工艺的DRC规则高达千条，因此物理验证效率至关重要。层次化物理验证是应对这一挑战的有效手段。