时序逻辑电路的分析和设计

1.写三个方程。从驱动方程（触发器结构的输入端）到状态方程（把驱动方程带入触发器的特性方程，得到的是次态）最后是电路的输入和输出方程。

2.根据次态画出时序图，注意元素要全部包含。再看看看能否自启动。

下面通过一个实例来看具体怎么操作

其实掌握规律很好记的，就像最小项一样，记住什么时候等于1就可以得到结果了。

设计的基础，一些常见时序逻辑电路

1. 寄存器

   ①用于存储二值信息代码，由N个触发器组成的寄存器能存储一组N位的二值代码。

   ②只要求其中每个触发器可置1，置0。

2.移位寄存器：具有存储 + 移位功能

3.计数器

（1）异步计数器

异步二进制加法计数器

在末位+1时，从低位到高位逐位进

位方式工作。

原则：每1位从“1”变“0”时，向高位

发出进位，使高位翻转。

改进到减法--异步二进制减法计数器

在末位-1时，从低位到高位

逐位借位方式工作。

原则：每1位从“0”变“1”时，

向高位发出进位，使高位翻转

（2）同步二进制加法计数器

原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。

同样可以扩展到减法

原理：根据二进制减法运算规则可知：在多位二进制数减1时，若第i位以下皆为0时，则第i位应当翻转，否则应保持不变。

由此得出规律，若用T触发器构成计数器，则每一位触发器的驱动方程为

再看看同步十进制，最后一个有一定区别。

最后再给一个比较重要的应用--任意进制计数器的构成方法

用已有的N进制芯片，组成M进制计数器，是常用的方法。

（1）N > M

原理：计数循环过程中设法跳过N－M个状态。

具体方法：置零法 ，置数法

可以举例子来感受感受

同步十六进制计数器74163→十二进制计数器--同步置0法

同步十进制计数器74160接成七进制计数器

 N < M

先用前面的方法分别接成N1和N2两个计数器。

N1和N2间的连接有两种方式：

a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET）

b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态

下面是一种串行方式

（1）设计的一般步骤

一、分析设计要求，找出电路应有的状态转换图或状态转换表

1.   确定输入/输出变量、电路状态数。

2.  定义输入/输出逻辑状态以及每个电路状态的含义，并将电路状态顺序进行编号。

3.  按设计要求实现的逻辑功能画出电路的状态转换图或列出状态转换表。

二、状态化简

若两个电路状态在相同的输入下有相同的输出，并转向同一个

次态，则称为等价状态；等价状态可以合并。

三、状态编码

1.  确定触发器数目。

2.  给每个状态规定一个n位二制代码。

（通常编码的取法、排列顺序都依照一定的规律）

四、从状态转换图或状态转换表求出电路的状态方程，驱动方程和输出方程。

五、根据得到的驱动方程和输出方程画出逻辑图。

六、检查所设计的电路能否自启动。

再来看看一个例子

最后画状态转换表，可以自启动。