集成电路设计技术基础—静电放电防护设计

静电放电( Electrostatic Discharge, ESD)是指不同电势体间发生静电荷转移的物理过程。当ESD电流流经集成电路内核时，集成电路会产生不可逆转的物理损伤。ESD保护电路可有效防止因ESD电流造成的集成电路损坏。

ESD模型主要有人体模型(Human Body Model,HBM)、金属模型(Machine Model, MM)和带电器件模型( Charged Device Model, CDM)3种。

人体模型是指带静电的人体与芯片之间发生的静电荷转移过程。此类放电持续时间较长，会使集成电路因过热产生物理损伤。

金属模型是指带静电的金属与集成电路管脚接触，发生静电荷转移的过程。金属上的静电荷通过集成电路引脚放电，会达到安培量级的瞬间电流，造成集成电路因过热而失效。

带电器件模型是指带静电的集成电路与低阻物体之间发生静电荷转移的过程。此类放电电压的上升时间与持续时间较短，常引起集成电路引脚出现过压，造成其栅氧化层击穿。ESD模型电流随时间变化的曲线如图5-15所示。

ESD脉冲是短时间内的瞬态大电流事件，可通过这一现象开启ESD保护电路工作。ESD 保护电路应具备如下特点。

(1) ESD保护电路对于ESD脉冲的响应速度要足够快，以保证在带电器件放电时，集成电路内部的栅氧化层不被瞬态过压击穿。

(2) ESD 保护电路自身的稳固性(鲁棒性)要足够好，以保证在高能量ESD脉冲下，ESD保护电路自身不受物理损伤。

(3) ESD保护电路钳位电压要足够低，以保证在ESD脉冲下，集成电路内核不受物理损伤。

(4) ESD 保护电路不应影响芯片的正常工作，即在集成电路正常工作时，ESD保护电路的泄漏电流应足够低，应具备闩锁免疫特性且不被集成电路的正常操作信号误触发。

ESD保护电路的设计与常规集成电路的设计不同，涉及从设计到制造的多个阶段，ESD 保护电路的优化须从工艺、器件和电路3个层面进行。其复杂性主要源于半导体器件在ESD放电中的大电流、高电压行为，不能被常规集成电路设计仿真模型预测。因此，ESD 保护电路设计通常要求设计者对所用工艺的ESD特性具有深入了解，并基于这些特性建立相应的ESD模型。

集成电路的ESD测试需要使用一套独立于常规集成电路功能测试的设备。常使用传输线脉冲发生器( Transmission Line Pulse, TLP)验证ESD保护电路的性能。此外，针对人体放电与带电器件放电，业界已有成熟的测试标准与相应的设备表征ESD防护电路的性能。