磁阻随机存取存储器 (MRAM) 是一种非易失性存储器技术，它依赖于两个铁磁层的（相对）磁化状态来存储二进制信息。多年来，出现了不同风格的 MRAM 存储器，使 MRAM 对缓存应用程序和内存计算越来越有吸引力。
在本文中，我们讨论了各种 MRAM 家族成员（包括自旋转移扭矩 (spin-transfer torque ：STT)、自旋轨道扭矩 (spin-orbit torque：SOT)、电压控制（VCMA-和 VG-SOT）和domain-wall MRAM的挑战和前景。内存是电子系统中的关键组件之一，它可以满足多种需求——从数据存储到缓存、缓冲，以及最近的（内存中）计算。几十年来，内存格局一直没有改变，从缓存到存储都有清晰的层次结构。靠近中央处理器 (CPU) 的快速、易失的嵌入式静态随机存取存储器 (SRAM) 是主要存储器。芯片上还有更高的高速缓存存储器，主要由 SRAM 或嵌入式动态随机存取存储器 (DRAM) 技术制成。在离 CPU 较远的片外，您将主要发现用于工作存储器的 DRAM 芯片、用于存储的非易失性 NAND 闪存芯片以及用于长期存档应用的磁带。一般来说，距离 CPU 越远的内存越便宜、速度越慢、密度越大且易失性越低。尽管内存密度有了很大的提高，但所有这些内存都在努力跟上逻辑芯片不断提高的性能和巨大的数据增长率。这推动了对独立和嵌入式应用的替代内存技术的探索。新兴选择范围从缓存级应用的新技术、改进 DRAM 设备的新方法、填补 DRAM 和 NAND 技术之间差距的新兴存储级存储器、改进 3D-NAND 存储设备和存档类型应用的解决方案。这些新兴存储器之一是磁阻随机存取存储器 (MRAM)。DRAM 和 NAND 闪存等传统存储器利用电荷来存储二进制数据（0 或 1），而 MRAM 则利用铁磁层的集体磁化状态。其核心元件是磁性隧道结 (magnetic tunnel junction ：MTJ)，其中薄介电层夹在磁性固定层和磁性自由层之间。存储单元的写入是通过切换自由铁磁层（MRAM 位单元的“存储”层）的磁化来执行的。读取时，MTJ 的磁阻是通过使电流通过结来测量的。该隧道磁阻 ( tunnel magnetoresistance：TMR) 可以高或低，这取决于自由层和固定层的磁化的相对方向（即平行或反平行，因此为 1 或 0）。MRAM 肯定不是一项新技术：它的发展可以追溯到几十年前。第一个MRAM技术的实现（例如切换模式 MRAM）依赖于磁场驱动切换，其中应用外部磁场来切换和写入存储位单元。该场是通过使电流通过铜线而产生的。这是一项很好的工程，但磁场感应开关无法向更小的尺寸扩展——因为实现所需磁场所需的电流随着电流线尺寸的减小而增加。该技术永远无法实现高密度 MRAM 应用，因此仅限于一些小众应用，例如太空——仍在使用。在空间应用中，可以充分发挥磁场驱动技术的巨大优势：多年来，科学家已经提出了编写该技术的新方法——包括热辅助开关（thermally assisted switching）——但到目前为止还没有取得任何巨大的商业成功。大约 20 年前，随着自旋转移矩 MRAM (STT-MRAM) 的发明，MRAM 迈出了商业化的重要一步。除了经典的 MRAM，STT-MRAM 使用电流来诱导自由磁性层的切换。通过使电流通过固定磁性层，人们可以产生自旋极化电流——其中有更多的电子向上或向下旋转。如果此自旋极化电流被引导到自由铁磁层，角动量可以转移到该层（“自旋转移扭矩”），从而改变其磁取向。缓存存储器通常是一种非常小的存储器，靠近处理器以实现对数据的快速访问。这种类型的内存通常组织为不同缓存级别的层次结构。高速缓冲存储器的角色通常由高速、易失性 SRAM 扮演。多年来，SRAM 位单元（通常由 6 个晶体管组成）已经缩小规模以增加内存密度，从而增加缓存的容量。但在 10nm 技术节点以下，由于内存不活动（泄漏）时功耗增加以及可靠性问题，SRAM 缩放变得非常具有挑战性。在多年的 MRAM 研究中，STT-MRAM 已被提出作为缓存 SRAM 的有前途的替代品——这一演变将使 STT-MRAM 突破利基市场。它本质上是非易失性的，这意味着即使在系统关闭时它也会保留数据。这有效地解决了 SRAM 存储器在不活动时“泄漏”能量的问题。从尺寸上看，STT-MRAM 存储单元也比 SRAM 单元小得多。在 2018 年 IEEE IEDM 会议上，imec 展示了在 5nm 技术节点引入 STT-MRAM 作为最后一级 (L3) 缓存存储器的可行性。基于设计技术协同优化和硅验证模型的分析表明，STT-MRAM 可以满足高性能计算领域对最后一级缓存的性能要求。此外，STT-MRAM 单元仅占据 SRAM 宏的 43.3% 的面积，并且与高密度存储单元的 SRAM 相比，STT-MRAM 的能效更高。图 2：不同尺寸的 SRAM 和 STT-MRAM 之间的能量比较不幸的是，该技术被证明不足以将操作扩展到更快、更低级别的缓存 (L1/L2)。首先，与SRAM相比，写入过程仍然相对低效且耗时，对切换速度（不快于5ns）构成了固有限制。其次，速度增益将需要增加流过 MTJ 的电流，从而流过薄的电介质屏障。这会施加严重的压力并导致设备的耐用性降低。这些可靠性问题与快速切换速度下增加的能量相结合，使得 STT-MRAM 存储器不适合 L1/L2 缓存操作——这需要亚纳秒的切换速度。因此，半导体行业一直在寻找解决这些问题的方法，从而产生了新的 MRAM 风格。它们都依赖于读取位单元的相同机制（即，通过测量 TMR），但在写入存储单元的方式上有所不同。根据写入机制，这些新风格（下文讨论）至少在以下指标之一方面表现更好：可靠性、速度、功耗和/或面积消耗。除了在架构和材料方面探索创新之外，imec 等研究机构还通过开发与 CMOS 兼容的基于 300mm 的集成制程，使这些 MRAM 风味的制造变得友好。该团队的重点是具有垂直磁化的 MRAM 类型的设备，因为与平面内磁化技术相比，它具有更好的缩放潜力。从架构的角度来看，STT 和自旋轨道扭矩 (SOT)-MRAM 器件之间的主要区别在于电流注入几何形状。在 STT-MRAM 器件中，写入存储器所需的电流垂直注入 MTJ。对于 SOT-MRAM，电流注入是在平面内、在相邻的 SOT 层（通常是重金属）中进行的。在物理学方面，现在切换自由层依赖于轨道角动量从重金属电子到磁性存储层的转移——霍尔效应和 Rashba 相互作用进一步辅助。由于电流注入几何结构，现在读写路径分离，显著提高了器件的耐用性和读取稳定性。它还消除了 STT-MRAM 设备中固有的开关延迟。虽然 SOT-MRAM 器件的操作已在实验室中得到验证，但 imec 是第一个在 2018 年使用 CMOS 兼容工艺在 300mm 晶圆上全面集成 SOT-MRAM 器件模块的公司。这也使团队能够比较 SOT 和 STT 开关行为，这些器件是在相同的 300 毫米晶圆上制造的。虽然 STT-MRAM 操作期间的开关速度被限制为 5ns，但在 SOT-MRAM 操作期间证明了低至 210ps 的可靠开关。SOT-MRAM 器件表现出出色的耐久性（>5×10 10）和低至 300pJ 的运行功率。在这些器件中，磁性隧道结由 SOT/CoFeB/MgO/CoFeB/SAF 垂直磁化堆叠组成，使用 β 相钨 (W) 作为 SOT 层。在 VLSI 2019 上，该团队提出了一项关键创新，可以进一步提高 SOT-MRAM 器件的可制造性：无场开关操作，以消除写操作期间对外部磁场的需求 。需要磁场来打破对称性并确保确定性的磁化切换。到目前为止，这个领域是由外部引起的，这对 SOT-MRAM 器件的实际应用构成了主要障碍。Imec 的解决方案包括在用于塑造 SOT 层的硬掩模中嵌入铁磁体。使用这种铁磁体，在磁性隧道结的自由层上会感应出一个小的均匀面内场。该方法被证明是可靠的，同时保留了 SOT-MRAM 设备的 sub-ns 写入。图 3：具有 Co 磁性硬掩模的 SOT 无场切换 MTJ 的横向 TEM 横截面视图可制造性的另一个问题与热预算有关：用于处理磁性层的热预算必须与整个制造流程兼容。在 VLSI 2021 上，imec 展示了一种后端 (BEOL) 兼容 SOT 器件，该器件采用新的自由层设计，可提供更大的灵活性来增加内存的保留时间 。尽管这些结果为解决最低缓存级别中的 SRAM 替换问题开辟了道路，但 SOT-MRAM 仍然存在一个主要缺点：面积消耗。虽然具有柱状结构的 STT-MRAM 是一种两端器件，但 SOT-MRAM 是一种三端器件——将两个晶体管合并到一个单元中和一个相对较大的选择器晶体管（以适应写入所需的相对较大的电流）装置）。因此，需要在密度缩放方面进行创新，使其成为低级缓存应用中 SRAM 的真正竞争对手。电压控制 MRAM 操作已被探索作为进一步降低 STT-MRAM 功耗的一种方式。虽然写入 STT-MRAM 存储单元是通过电流执行的，但压控磁各向异性 (VCMA)-MRAM 使用电场（因此，电压）进行写入操作——这大大降低了能耗。将自由层从平行 (P) 状态切换到反平行状态 (AP)（反之亦然）需要两个基本组件：一个电场（穿过隧道势垒）以消除能量势垒，以及一个外部平面内用于实际 VCMA 切换的磁场。尽管在功耗方面很有希望，但这种 MRAM 的特点是写入速度相对较慢。慢写操作与 VCMA-MRAM 器件的单极性质有关：从并行转换到反并行 (P-AP) 状态以及从反并行切换到并行需要相同极性的写脉冲（ AP-P) 状态。因此，存储单元需要在写入之前进行“预读取”以了解其状态——这一序列会显着减慢写入操作的速度。2020 年，imec 引入了独特的确定性 VCMA 写入概念，避免了预读的需要：通过在能垒中创建偏移，为 A-AP 和 AP-P 转换引入了不同的阈值电压。该偏移是通过在 VCMA 堆栈设计中实施小（例如 5mT）偏移磁场 (B z,eff ) 来实现的。图 4：(a) 具有 Bz,eff 的能量图，用于建议的确定性写入，其中 AP 状态比 P 状态更稳定；(b) 保留 (Δ) 作为 Bz,eff 的函数。作为第二个改进，imec 在磁性隧道结的顶部嵌入了磁性硬掩模。这消除了在 VCMA 切换期间对外部磁场的需要，提高了器件的可制造性，而不会降低其性能。由此产生的设备是使用 imec 的 300 毫米最先进的技术基础设施制造的，证明了它们与 CMOS 技术的兼容性。可靠的 1.1GHz（或 ns 级速度）无外部磁场 VCMA 切换仅用 20fJ 写入能量进行了演示。实现了 246% 的高隧道磁阻和超过 10 10的耐久性。这些改进使 VCMA-MRAM 性能超越 STT-MRAM 操作，使这些器件成为高性能、超低功耗和高密度存储器应用的理想选择。剩下的主要挑战之一与增加 VCMA 效应的幅度有关。使用当前材料集，只能切换低保留（数天到数周）的自由层。切换高保留自由层需要更高的 VCMA 效应，这仍然需要材料突破。该领域在 imec 已建立的 300mm VCMA-MRAM 平台上得到了积极探索。最近，提出了一种新的写入方案，它结合了 VCMA 和 SOT 效应的优点：电压门辅助自旋轨道扭矩 MRAM 器件（VG-SOT MRAM）。在这样的器件中，SOT 效应再次负责切换自由层。但是 VCMA 顶门现在辅助其操作，充当 MTJ 选择器。通过施加电压来执行选择，随后改变自由层的稳定性，从而改变其保留。有了这个概念，人们现在可以想到一种多柱单元结构（在公共 SOT 线上具有多个 MTJ 柱），其中一个 VCMA 顶栅选择要写入的一个。这个概念有望解决传统 SOT 技术的密度限制，这需要每个位单元有一个大的选择器。此外，就像传统的 SOT 一样，VG-SOT 能够在亚纳秒范围内实现快速切换。因此，VG-SOT 具有在任何类型的缓存中发挥作用的所有功能——有望实现真正的统一缓存。但实现工业采用的道路是漫长的。该设备制造起来很复杂，其在多柱结构中的全部功能仍有待证明。Imec 正在逐步实现这一目标。使用垂直 MTJ 构建块，单个 3 端子器件上的 VG-SOT 概念已经可以在 300 毫米晶圆上成功演示。Imec 现在正致力于证明采用 CMOS 兼容工艺步骤制造的多柱器件结构的全部功能。VG-SOT 器件概念与其独立对应物相比，降低了 SOT 和 VCMA 效率的材料特性要求。尽管如此，创新需要来自材料方面，以使设备更高效。现在，业界正在为 SOT 层探索具有更高自旋轨道转移效应的新材料，旨在降低能耗。此外，正在寻找具有更大 VCMA 系数的材料。该系数决定了施加电压时保持力的变化程度。此外，为了进一步提高 TMR 读数，对 MTJ 堆栈中 MgO 替代品的基础研究是高度相关的。(VG-)SOT MRAM 在模拟内存计算方面的潜力
VCMA 辅助多支柱 SOT-MRAM 也被认为是为模拟内存计算实现多级深度神经网络权重的有趣候选者。深度学习是机器学习的一个子集，人工神经网络能从大量数据中学习。神经网络包含一系列对输入数据应用变换的隐藏层。正是在这些隐藏层的节点内应用了权重，网络内部的可学习参数会转换输入数据。模拟内存计算是实现神经网络权重的一种很有前途的架构解决方案。为此，业界正在探索不同类型的存储器，包括具有大电阻值的低功耗、非易失性电阻式存储器。SOT-MRAM 承诺满足这些要求。由于单独的写入和读取路径，可以在不影响写入路径的情况下增加 MTJ 堆栈的电阻。这样，可以获得非常大的电阻——因此，通过隧道结的电流非常低。当使用多柱 SOT-MRAM 结构时，现在可以总结来自不同 MTJ 柱的电流（实际内存计算）。该总电流产生用作输入信号权重的模拟信号。由于来自不同 SOT-MRAM 单元的单个电流足够低，最终的累加电流仍然可行。在 VLSI 2021 上，imec 首次展示使用多柱 SOT-MRAM（具有选择性 VCMA 辅助写入）来实现多级深度神经网络权重的可行性。在实验中，在一个 SOT 轨道上具有四个支柱的设备已被用于实现九个级别的权重。从长远来看，imec 探索了其他更奇特的 MRAM 设备实现，这些设备承诺更高密度的 MRAM 位单元：domain-wall设备。在这些设备中，输入信息在magnetic domain walls,中编码，magnetic domain walls将具有不同磁化强度的区域分开。该器件是通过使用magnetic domain walls沿磁道的运动来操作的。这种运动可以由自旋轨道扭矩控制。在这样的构造中，并非每个位单元都需要读出传感器，因为magnetic domain walls本身可以连接到读出单元——这些单元仅安装在几个选定的位置。因此，可以实现有限数量的读出，从而允许显着增加存储器的密度。到目前为止，由于 缺乏在纳米尺度上读写它们的电气手段，因此无法通过实验证明完整功能的magnetic domain walls器件。Imec 可以首次展示完整运行的纳米级magnetic domain walls设备（在 300 毫米晶圆上制造），使用专门设计的垂直 MTJ 进行电读写。这项研究的结果最近在 Nature Electronics 中有所描述。除了高内存密度之外，使用domain walls设备进行内存应用还有第二个优势。自旋力矩多数门形式的domain walls器件也被认为是高性能逻辑应用的进一步选择。但随后您需要一个平台，让逻辑和内存可以紧密结合在一起。domain walls存储器可以在那里发挥重要作用，因为您可以潜在地将逻辑和存储器连接到相同的磁道上。多年来，出现了不同风格的 MRAM 存储设备，在写入速度、可靠性、功耗和面积消耗之间进行权衡。根据它们的具体特性，它们针对不同的应用，例如，用于嵌入式闪存和末级缓存的 STT-MRAM，用于较低级缓存存储器的 SOT-MRAM，用于超低功耗应用的 VCMA-MRAM，以及最后的 VG- SOT MRAM 作为终极统一缓存存储器，也具有用于内存计算的有趣特性。
相关素材